Progetto di Reti Logiche - A.A. 2020-2021

Prova finale del corso di Reti Logiche del Politecnico di Milano.

Progettazione e testing di un componente hardware descritto in VHDL che implementi una versione semplificata dell'algoritmo di equalizzazione dell'istogramma delle immagini.